STELLAR: Strukturbasierter LLM-Ansatz für SystemVerilog Assertions
In der Formalen Verifikation (FV) sind SystemVerilog Assertions (SVAs) entscheidend, doch das manuelle Schreiben dieser Assertions ist zeitaufwendig und fehleranfällig. Aktuelle Ansätze, die große Sprachmodelle (LLMs) nutzen, erzeugen entweder Assertions von Grund auf neu oder berücksichtigen die strukturellen Muster von Hardwaredesigns und Experten-Assertions nicht.