EvolVE: KI-gestützte Evolution verbessert Verilog-Design und Optimierung

Der neue EvolVE-Ansatz kombiniert Künstliche Intelligenz mit evolutionären Algorithmen, um die langwierige Verilog-Entwicklung zu beschleunigen. Durch die Analyse verschiedener Evolutionsstrategien zeigt das System, dass Monte Carlo Tree Search (MCTS) die höchste funktionale Korrektheit liefert, während Idea‑Guided Refinement (IGR) die Optimierung von Leistungs-, Strom- und Flächenparametern (PPA) am effektivsten verbessert.

Ein weiterer Durchbruch ist die Nutzung von Structured Testbench Generation (STG), die den Evolutionsprozess deutlich beschleunigt. Damit können komplexe Hardware‑Designs schneller validiert und iteriert werden, ohne dass die Qualität der Ergebnisse leidet.

Um die Leistungsfähigkeit von EvolVE zu testen, wurde die neue Benchmark-Suite IC‑RTL entwickelt, die reale, industrie‑skalierte Probleme aus dem National Integrated Circuit Contest abbildet. Die Ergebnisse sind beeindruckend: Auf VerilogEval v2 erreicht EvolVE 98,1 % und auf RTLLM v2 92 %. In der IC‑RTL‑Suite übertrifft das System die von Wettbewerbern erstellten Referenzimplementierungen und reduziert das PPA‑Produkt um bis zu 66 % bei Huffman‑Coding sowie um 17 % im geometrischen Mittel aller Aufgaben.

Der komplette Quellcode der IC‑RTL‑Benchmark ist öffentlich zugänglich unter https://github.com/weiber2002/ICRTL und ermöglicht Forschern und Entwicklern, die Fortschritte von EvolVE selbst zu prüfen und weiterzuentwickeln.