CorrectHDL: LLM-gesteuertes HDL-Design mit HLS-Referenz verbessert Effizienz

Large Language Models (LLMs) haben in den letzten Jahren enorme Fortschritte im Entwurf von Hardware-Frontends mit Hardware Description Languages (HDLs) erzielt. Trotz ihrer beeindruckenden Kreativität neigen sie jedoch häufig zu Halluzinationen, die funktionale Fehler in die generierten HDL-Designs einführen.

Um dieses Problem zu lösen, präsentiert die neue Studie das Framework CorrectHDL. Dabei wird ein C/C++-Programm, das die gewünschte Funktionsweise eines Schaltkreises beschreibt, an ein LLM übergeben. Das Modell erzeugt daraus ein HDL-Design, dessen Syntaxfehler zunächst mit einer Retrieval-Augmented Generation (RAG)-Methode korrigiert werden.

Die funktionale Korrektheit des LLM-generierten Schaltkreises wird anschließend iterativ verbessert, indem das Verhalten des Designs simuliert und mit einer Referenzschaltung verglichen wird, die durch klassische High-Level-Synthesis (HLS)-Tools erzeugt wurde. Dieser Vergleich sichert die korrekte Funktion, kann jedoch zu weniger optimalen Flächen- und Leistungswerten führen.

Experimentelle Ergebnisse zeigen, dass die von CorrectHDL erzeugten Schaltungen deutlich bessere Flächen- und Leistungskennzahlen erreichen als herkömmliche HLS-Designs und gleichzeitig die Qualität menschlich erstellter Schaltungen erreichen. Die Korrektheit der HDL-Implementierung bleibt dabei erhalten, was die Effektivität des Ansatzes unterstreicht.

Die Studie demonstriert damit das enorme Potenzial agentischer HDL-Entwicklung, die die generativen Fähigkeiten von LLMs mit der strengen, korrektheitsgetriebenen Methodik traditioneller IC-Design-Flows kombiniert.