MAHL: KI‑gestütztes hierarchisches Chiplet‑Design mit adaptivem Debugging
Mit dem stetig wachsenden Umfang und der steigenden Komplexität von Programmen wie KI‑Workloads wird die hohe Dimensionalität – von Rechenkernen über Array‑Größen bis hin zu Speicherhierarchien – zur zentralen Herausforderung. Um diesen Problemen zu begegnen, hat die Chip‑Design‑Industrie bereits Machine‑Learning‑Ansätze in Phasen wie Logik‑Synthese, Platzierung und Routing integriert. Die jüngsten Fortschritte großer Sprachmodelle (LLMs) bei der automatischen Generierung von Hardware‑Description‑Languages (HDL) eröffnen nun die Möglichkeit, diese Fähigkeiten auf die 2,5‑D‑Integration auszudehnen, die sowohl Flächenaufwand als auch Entwicklungskosten reduziert.