MAHL: KI‑gestütztes hierarchisches Chiplet‑Design mit adaptivem Debugging

Mit dem stetig wachsenden Umfang und der steigenden Komplexität von Programmen wie KI‑Workloads wird die hohe Dimensionalität – von Rechenkernen über Array‑Größen bis hin zu Speicherhierarchien – zur zentralen Herausforderung. Um diesen Problemen zu begegnen, hat die Chip‑Design‑Industrie bereits Machine‑Learning‑Ansätze in Phasen wie Logik‑Synthese, Platzierung und Routing integriert. Die jüngsten Fortschritte großer Sprachmodelle (LLMs) bei der automatischen Generierung von Hardware‑Description‑Languages (HDL) eröffnen nun die Möglichkeit, diese Fähigkeiten auf die 2,5‑D‑Integration auszudehnen, die sowohl Flächenaufwand als auch Entwicklungs­kosten reduziert.

Der neue Ansatz MAHL (Multi‑Agent LLM‑Guided Hierarchical Chiplet Design) adressiert die spezifischen Hindernisse von LLM‑gesteuertem Chiplet‑Design – flache Designs, hohe Validierungskosten und ungenaue Parameteroptimierung. MAHL nutzt ein hierarchisches Framework mit sechs spezialisierten Agenten, die gemeinsam die KI‑Algorithmus‑Hardware‑Abbildung ermöglichen. Dazu gehören die hierarchische Beschreibungsgenerierung, retrieval‑augmentierte Code‑Erstellung, diverse‑Flow‑basierte Validierung sowie die Erkundung des Design‑Raums auf mehreren Granularitäten. Durch diese Kombination wird die effiziente Erstellung von Chiplet‑Designs mit optimierten Power‑, Performance‑ und Area‑Kennzahlen (PPA) verbessert. Experimentelle Ergebnisse zeigen, dass MAHL die Genauigkeit der RTL‑Generierung deutlich steigert und die Pass‑Rate bei realen Chiplet‑Designs von 0 auf 0,72 erhöht.