DAPO: KI-gestützte Pass-Reihenfolge steigert FPGA-HLS um 2,36×
In der Welt der FPGA-basierten Domänen-spezifischen Beschleuniger hat sich High‑Level Synthesis (HLS) als unverzichtbares Werkzeug etabliert. Doch die meisten HLS‑Tools setzen noch immer auf starre Optimierungsstrategie…